ORMING METHOD FOR INSULATING FILM IN SEMICONDUCTORDEVICE

Patent number:

JP58093331

Publication date:

1983-06-03

Inventor:

YAMADA HIROSAKU

Applicant:

TOKYO SHIBAURA DENKI KK

Classification:

international:

H01L21/316; H01L21/265; H01L29/78

- european:

Application number:


JP19810192201 19811130

Priority number(s):

Abstract of JP58093331

PURPOSE:To form the insulating film having the characteristics of a high dielectric constant onto a semiconductor substrate by implanting metallic ions and thermally treating the whole under an oxidizing or non-

oxidizing atmosphere.
CONSTITUTION:The metallic ions 6 are implanted into semiconductor element oxide films 2, 5 on the semicoductor substrate 1 through an ion implantation method. Substances forming oxides having the high dielectric constants are used as the metal 6. The whole is thermally treated under the oxidizing atmosphere or the non-oxidizing atmosphere, the oxide flms containing the metal 7 implanted are equalized, and the insulating film 8 consisting of the mixed film of a semiconductor element oxide and the oxide of the metal 7 implanted is formed.



Data supplied from the esp@cenet database - Worldwide

(9) 日本国特許庁 (JP)

① 特許出願公開

⑩公開特許公報(A)

昭58—93331

⑤ Int. Cl.³H 01 L 21/316

21/265 29/78 識別記号

庁内整理番号 7739-5F 6851-5F 7377-5F ❸公開 昭和58年(1983)6月3日

発明の数 1 審査請求 未請求

(全 3 頁)

匈半導体装置における絶縁膜形成方法

②特

願 昭56-192201

図出

頁 昭56(1981)11月30日

⑫発 明 者 山田啓作

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社総合研究所

内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江武彦

外2夕

明 細 1

1. 矩則の名称

半導体装置における絶象膜形成方法

2.特許請求の範囲

- (1) 半導体基板の一主要面あるいは全面に形成された 半導体元素酸化物膜中に、イオン注入法にて金属イ オン、あるいは金属イオン及び破業イオンを 注入せしめた後、酸化性あるいは非酸化性素 出気下で熱処理を行なりことより、絶縁膜を 形成することを特徴とする半導体装置における る絶縁膜形成方法。
- (2) 注入金属の酸化物は半導体高板を構成する 牛導体元素の酸化物より高い防電率を有する ことを特徴とする特許請求の範囲第(1)項記載 の半導体装置における絶敏膜形成方法。

3. 光明の詳細な説明

発明の技術分野

本発明は半導体装置における半導体基板上への絶縁映形成方法に関する。

発明の技術的背景とその問題点

半導体書板上に絶歓談を形成する方法として、 従来、半導体書板を散化性雰囲気下で熱処理し、 半導体元素(例えばケイ素)の酸化膜を形成す る方法、あるいは、CVD 法を用いて半導体為 板上に絶縁性膜を蒸着せしめる方法がとられて いる。

しかしながら、前者の方法では形成される酸化膜は半導体元素酸化物のみか、あるいは半導体装置製造の過程にかいて添加される不純物を含む程度であり、任意の特性 (野電半等) の絶機膜を得ることはできない。一方、後者の方法にかいては任意の元素からなる任意の特性の絶機を形成するのは不可能ではないが、困難を仲りことが多い。

発明の目的

本発明の目的は、半導体基板上に任意の特性 の影響膜を容易に形成できる半導体装置における影響膜形成方法を提供するととである。 発明の概要

本発明は、半導体基板の一主製面あるいは全 歯に形成された半導体元素版化物膜中に、イオ ン任入法にて金属イオン、あるいは金属イオン 及び破集イオンを注入し、酸化性あるいは非酸 化性雰囲気下で熱処理を行なうことにより、絶 敏験を形成することを特象としている。

発明の効果

本発明によれば、注入金属の酸化物の特性、 金属イオンの注入ドーズ量等によつて、容易に 所致とする特性、特に高齢電率の特性を持つ絶 級膜を半導体基板上に形成することができる。 発明の実施例

第1回は本発明の一実施例の工程図であり、 (a) は通常の方法による半導体装置の設造プロセスにかける途中工程を報略的に示したものである。第1図(a) にかいて、1は半導体基板、例えばケイ栄基板であり、2はフイールド酸化膜としてのケイ素酸化物膜、3、4は来子質域、5は素子領域 3、4に形成された半導体元素(ケ

古む酸化物膜を均一化させ、第1回(e) に示すように半導体元素酸化物と注入金属すの酸化物と の混合膜からなる絶象膜 8 を形成する。この無 処地は酸化性雰囲気下及び非酸化性雰囲気下の いずれで行なつてもよい。酸化性雰囲気下の 気流中の酸素と注入金属すの元素とが反応して、 絶縁膜 8 が生成される。また、非酸化性雰囲気 下なら、注入金属7 がジルコニウムのようにその な化物の領単生成自由エネルギーが半導体元素 後化物であるケイ素酸化物のそれより小さいも のである場合は、

2 SiO: + 2r → Zr8iO. + 8i (1) の反応か、あるいは

 $3 SiO_2 + Zr \rightarrow ZrSiO_4 + 2SiO \dots (2)$

の反応が生じる。そして、(1)の反応の場合は激 元されたケイ集8 i はケイ集からなる半導体器 板 1 中に、(2)の反応の場合は8i 0 のガス成分 により気流中へ輸出し、酸化物膜中にジルコニ 特閲昭58-93331(2) イ象)の酸化物膜である。なお、この象子領域 の酸化物膜をは酸化性雰囲気下で処理して形成 するが、あるいは CVD 法により形成する。

本発明においては、第1回(a)のような状態の 半導体表板 1 上の半導体元素像化物膜 3 . 5 中 に、イオン注入法にて金属イオン 6 を注入する。 7 はこうして注入された金属を示している。この場合、半導体表板 1 上の業子領域 3 . 4 以外 の部分をフォトレジスト等で優つて金属イオン 6 の注入を阻止してもよいか、特に以後の工程 において問題がなければ、図のように阻止せず に注入してもよい。

金貫イオン 6 は高時間率の酸化物を形成する ものが直ましく、実験では金属イオン 6 として ジルコニウム・イオン 2 x *** を用いた。注入時 の加速エネルギーは、注入金属 7 が図のように 半等体元素酸化物族 8 。 8 中に育まる範囲をら はよく、またドーズ量は所望とする絶縁調の時 電率中膜厚により決定される。

そして、次に熱処理を行ない、注入金銭1を

ウム・ケイ素酸化物 (ジルコン) を生成する。 また、第1凶(b)の工程において酸素イオンを併せて注入することにより、注入酸素イオンと金 質イオンミとを反応させることも可能である。

なお、実験では解1回(a)の素子質は3。4の 酸化膜5の厚さを250点とし、第1回(b)にかける住入金属イオン6としてジルコニウムイオ ン2r を用い、そのドーズ量を2×10¹⁶個/ は2. 在入加速エネルギーを20KeVとし、第1 図(c)の熱処理は1000℃にかいて純酸素及び健康等囲気下で行なつた。こうして得られた絶録 康多囲気下で行なつた場合、12,3、電票 団気下で行なつた場合、12,3、電票 団気下で行なつた場合18,5 であり、いずれも ケイ素酸化物のみからなる絶縁膜の4前後の 電率と比べて、極めて高い値を示すことが確認 された。また、これらの値は金属イオン6の性 のものである。

また、第1数(b)において会員イオン6として

特面昭58- 93331(3)

H 1 を任入した場合は、H f S i O 。と S i O 。の 设合與からなる同様な絶級膜 8 を得ることがで きた。

解2 図は、とのようにして形成された絶數膜8をゲート酸化膜をよび脚電体膜として用いて油常の工程により第1 図(a)の素子領域3。4にそれぞれ MOS トランジスタかよび MOS キャパシタを作数した状態を示している。9 はゲート電極、10・11はソースかよびドレイン電極、12はキャパシタ電極、13は CVD 法によるケイ素酸化物の絶疑層、14はアルミニウム等の配線暦である。との場合、本発明によれは絶鉄線8の勝電率を高くできるため、良好な

なか、本発明にかいて往入金属イオンとして は Zr, Hg に限ることなく、種々選択できるこ とは言うまでもない。また実施例ではケイ素基 板を用いているがその他の半導体基板上に形成 された半導体元素酸化物膜についても適用可能 である。 4. 凶面の簡単な説明.

第1回は本発明の一実施例の工程を示す概略 断面回、第2回は同実施例によつて得られた絶 厳険を用いて MOS トランジスタおよび MOS キャベシタを作製した状態を示す概略断面回で ある。

1 … 半導体基板、2 , 5 … 半導体元素散化物膜、8 , 4 …素子領域、6 …金属イオン、7 … 注入金属、8 … 半導体元素酸化物と注入金属の酸化物との混合膜からなる絶象膜、9 … ゲート電板、10 … ソース電極、11 … ドレイン電板、13 … 絶象層、14 … 配数層。

出版人代理人 弁理士 鈴 江 武 章